{"id":5666,"date":"2026-05-15T06:28:45","date_gmt":"2026-05-15T06:28:45","guid":{"rendered":"https:\/\/www.hiitiosemi.com\/?p=5666"},"modified":"2026-05-15T06:41:12","modified_gmt":"2026-05-15T06:41:12","slug":"ultimate-sic-mosfet-gate-resistance-optimization-guide-for-power-electronics","status":"publish","type":"post","link":"https:\/\/www.hiitiosemi.com\/de\/blog\/ultimate-sic-mosfet-gate-resistance-optimization-guide-for-power-electronics\/","title":{"rendered":"Ultimativer Leitfaden zur Optimierung des Gate-Widerstands von SiC-MOSFETs f\u00fcr Leistungselektronik"},"content":{"rendered":"<h2 class=\"wp-block-heading\">Verst\u00e4ndnis des Gate-Widerstands bei SiC-MOSFETs<\/h2>\n\n\n\n<h3 class=\"wp-block-heading\">Was der Gate-Widerstand bei der SiC-MOSFET-Betriebsweise bewirkt<\/h3>\n\n\n\n<p>Der Gate-Widerstand spielt eine entscheidende Rolle bei der Steuerung, wie ein SiC-MOSFET ein- und ausgeschaltet wird. Er wirkt als Puffer, der den Strom begrenzt, der w\u00e4hrend Schaltvorg\u00e4ngen in das Gate flie\u00dft. Durch die Anpassung des Gate-Widerstands kann ich die Schaltgeschwindigkeit beeinflussen, elektromagnetische St\u00f6rungen (EMI) reduzieren und die Gesamtstabilit\u00e4t des Bauteils verbessern. Ein korrekt gew\u00e4hlter Gate-Widerstand sorgt f\u00fcr sanfte \u00dcberg\u00e4nge, minimiert Spannungsspitzen und verhindert sch\u00e4dliche Schwingungen.<\/p>\n\n\n\n<figure class=\"wp-block-embed is-type-video is-provider-youtube wp-block-embed-youtube wp-embed-aspect-16-9 wp-has-aspect-ratio\"><div class=\"wp-block-embed__wrapper\">\n<iframe title=\"Warum ist SiC-MOSFET besser? Verst\u00e4ndnis von Siliziumkarbid-MOSFET | SiC-MOSFET vs Si-MOSFET\" width=\"1290\" height=\"726\" src=\"https:\/\/www.youtube.com\/embed\/O09aeOUIFmQ?feature=oembed\" frameborder=\"0\" allow=\"accelerometer; autoplay; clipboard-write; encrypted-media; gyroscope; picture-in-picture; web-share\" referrerpolicy=\"strict-origin-when-cross-origin\" allowfullscreen><\/iframe>\n<\/div><\/figure>\n\n\n\n<h3 class=\"wp-block-heading\">Wie sich SiC-MOSFETs von Silizium-MOSFETs unterscheiden<\/h3>\n\n\n\n<p>Im Vergleich zu Silizium-MOSFETs sind SiC-MOSFETs f\u00fcr h\u00f6here Spannungen, schnelleres Schalten und bessere thermische Eigenschaften ausgelegt. Sie besitzen eine andere interne Struktur, die effizienteres Schalten bei hohen Frequenzen erm\u00f6glicht. Dies bedeutet jedoch auch, dass ihre Gate-Ladung und parasit\u00e4ren Induktivit\u00e4ten unterschiedlich sind, was die Optimierung des Gate-Widerstands noch wichtiger macht. Im Gegensatz zu Silizium-Bauteilen sind SiC-MOSFETs empfindlicher gegen\u00fcber parasit\u00e4ren Effekten, daher ist die Auswahl des richtigen Gate-Widerstands entscheidend f\u00fcr optimale Leistung.<\/p>\n\n\n\n<h3 class=\"wp-block-heading\">Ein- und Ausschaltverhalten<\/h3>\n\n\n\n<p>Der Gate-Widerstand beeinflusst direkt die Ein- und Ausschaltzeiten eines SiC-MOSFETs. Ein niedriger Widerstand f\u00fchrt zu schnellerem Schalten, kann jedoch aufgrund parasit\u00e4rer Induktivit\u00e4ten zu \u00dcberschwingen und Schwingungen f\u00fchren. Umgekehrt verlangsamt ein h\u00f6herer Widerstand das Schalten, was EMI und Schaltverluste reduzieren kann, aber zu erh\u00f6hten Leitungsverlusten f\u00fchren kann. Das Ausbalancieren dieser Faktoren ist entscheidend, um das dynamische Verhalten des Bauteils zu optimieren und einen zuverl\u00e4ssigen Betrieb zu gew\u00e4hrleisten.<\/p>\n\n\n\n<h3 class=\"wp-block-heading\">Schaltverluste, EMI und thermische Auswirkungen<\/h3>\n\n\n\n<p>Schaltverluste werden stark vom Gate-Widerstand beeinflusst. Ein zu niedriger Widerstand erh\u00f6ht die Schaltgeschwindigkeit, steigert aber auch EMI und thermische Belastung durch schnelle Spannungs- und Strom\u00e4nderungen. \u00dcberm\u00e4\u00dfige EMI kann zu St\u00f6rungen bei nahegelegener Elektronik f\u00fchren, w\u00e4hrend hohe thermische Belastungen die Lebensdauer des Bauteils gef\u00e4hrden. Ein korrekt gew\u00e4hlter Gate-Widerstand hilft, diese Probleme zu steuern, indem er die Schalttransienten kontrolliert und sowohl EMI als auch W\u00e4rmeentwicklung reduziert.<\/p>\n\n\n\n<h3 class=\"wp-block-heading\">Warum der falsche Wert zu Schwingungen, \u00dcberschwingen oder Instabilit\u00e4t f\u00fchrt<\/h3>\n\n\n\n<p>Die Verwendung eines falschen Gate-Widerstandswerts kann zu unerw\u00fcnschten Effekten wie Schwingungen, Spannungsspitzen oder sogar Instabilit\u00e4t f\u00fchren. Schwingungen entstehen, wenn parasit\u00e4re Induktivit\u00e4ten mit der Gate-Kapazit\u00e4t in Resonanz treten und Spannungsschwingungen verursachen. \u00dcberschwingen und Unterschwingen k\u00f6nnen den MOSFET und die umliegende Schaltung belasten und das Risiko von Bauteilversagen erh\u00f6hen. Ein zu niedriger Gate-Widerstand kann diese Probleme versch\u00e4rfen, w\u00e4hrend ein zu hoher Wert das Schalten unn\u00f6tig verlangsamen kann. Eine richtige Optimierung balanciert Schaltgeschwindigkeit und Stabilit\u00e4t.<\/p>\n\n\n\n<h2 class=\"wp-block-heading\">Schl\u00fcsselfaktoren, die die Optimierung des Gate-Widerstands beeinflussen<\/h2>\n\n\n\n<p>Die Optimierung des Gate-Widerstands bei SiC-MOSFETs bedeutet nicht einfach, einen beliebigen Wert auszuw\u00e4hlen. Mehrere Faktoren beeinflussen die Leistung Ihrer Schaltung und die Effizienz Ihres Systems. Das Verst\u00e4ndnis dieser Schl\u00fcsselfaktoren hilft, Probleme wie Schwingungen, \u00dcberschwingen oder Instabilit\u00e4t zu vermeiden.<\/p>\n\n\n\n<figure class=\"wp-block-image size-full\"><img fetchpriority=\"high\" decoding=\"async\" width=\"590\" height=\"590\" src=\"https:\/\/www.hiitiosemi.com\/wp-content\/uploads\/2026\/05\/HIITIO-power-module-2.webp\" alt=\"\" class=\"wp-image-5678\" srcset=\"https:\/\/hiitiosemi.b-cdn.net\/wp-content\/uploads\/2026\/05\/HIITIO-power-module-2.webp 590w, https:\/\/hiitiosemi.b-cdn.net\/wp-content\/uploads\/2026\/05\/HIITIO-power-module-2-300x300.webp 300w, https:\/\/hiitiosemi.b-cdn.net\/wp-content\/uploads\/2026\/05\/HIITIO-power-module-2-150x150.webp 150w, https:\/\/hiitiosemi.b-cdn.net\/wp-content\/uploads\/2026\/05\/HIITIO-power-module-2-12x12.webp 12w, https:\/\/hiitiosemi.b-cdn.net\/wp-content\/uploads\/2026\/05\/HIITIO-power-module-2-500x500.webp 500w, https:\/\/hiitiosemi.b-cdn.net\/wp-content\/uploads\/2026\/05\/HIITIO-power-module-2-100x100.webp 100w\" sizes=\"(max-width: 590px) 100vw, 590px\" \/><\/figure>\n\n\n\n<h3 class=\"wp-block-heading\">Interner Gate-Widerstand<\/h3>\n\n\n\n<p>Dies ist der inh\u00e4rente Widerstand innerhalb der MOSFET-Struktur selbst. Er ist normalerweise fest und im Datenblatt angegeben. Obwohl Sie ihn nicht \u00e4ndern k\u00f6nnen, hilft die Kenntnis seines Werts bei der Berechnung der anf\u00e4nglichen Gate-Widerstandseinstellung. Der interne Widerstand beeinflusst, wie schnell das Bauteil schalten kann und wirkt sich auf die Schaltverluste aus.<\/p>\n\n\n\n<h3 class=\"wp-block-heading\">Externer Gate-Widerstand<\/h3>\n\n\n\n<p>Dies ist der Widerstand, den Sie au\u00dferhalb des MOSFET hinzuf\u00fcgen, um das Schaltverhalten zu steuern. Die Wahl des richtigen externen Gate-Widerstands ist entscheidend f\u00fcr das Gleichgewicht zwischen Schaltgeschwindigkeit, EMI und thermischer Leistung. Ist er zu niedrig, riskieren Sie Schwingungen und \u00dcberschwingungen; ist er zu hoch, wird das Schalten langsam und die Leitungsverluste steigen. Die richtige Auswahl kann die Gesamteffizienz verbessern, besonders bei Hochfrequenz-SiC-MOSFET-Anwendungen wie Wechselrichtern f\u00fcr Elektrofahrzeuge.<\/p>\n\n\n\n<h3 class=\"wp-block-heading\">Gate-Treiber-St\u00e4rke und Kompatibilit\u00e4t<\/h3>\n\n\n\n<p>Die Stromkapazit\u00e4t und Spannungspegel Ihres Gate-Treibers spielen eine gro\u00dfe Rolle. Ein st\u00e4rkerer Treiber kann einen niedrigeren Gate-Widerstand bew\u00e4ltigen, ohne das Risiko eines falschen Einschaltens durch den Miller-Effekt. Es ist auch wichtig, den Treiber mit dem Gate-Ladungs- und Spannungsbedarf Ihres SiC-MOSFET abzustimmen. Einige SiC-Module, wie die von HiRel, sind beispielsweise f\u00fcr Gate-Treiber mit hoher Stromst\u00e4rke ausgelegt, um die Schaltleistung zu optimieren.&nbsp;<a href=\"https:\/\/www.hiitiosemi.com\/product\/ed3h-1200v-600a-sic-power-module\/\">siehe HiRel\u2019s Leistungs-Module<\/a>.<\/p>\n\n\n\n<h3 class=\"wp-block-heading\">Temperatur, Spannung und Schaltfrequenz<\/h3>\n\n\n\n<p>H\u00f6here Temperaturen k\u00f6nnen den Innenwiderstand erh\u00f6hen und die Zuverl\u00e4ssigkeit des Bauteils beeinflussen. Spannungspegel beeinflussen die Gate-Ladung und das Schaltverhalten, w\u00e4hrend die Schaltfrequenz bestimmt, wie oft Sie den Gate-Widerstand zur Effizienz- und EMI-Kontrolle optimieren m\u00fcssen. Bei Hochfrequenzschaltungen, wie in Schnellladeger\u00e4ten oder Motorantrieben, ist die Feinabstimmung des Gate-Widerstands entscheidend, um Verluste und Ger\u00e4usche zu reduzieren.<\/p>\n\n\n\n<h3 class=\"wp-block-heading\">Parasitische Induktivit\u00e4t und Kapazit\u00e4t<\/h3>\n\n\n\n<p>Parasitische Induktivit\u00e4t durch Layout und Verdrahtung sowie die Bauteilkapazit\u00e4t k\u00f6nnen w\u00e4hrend Schaltvorg\u00e4ngen zu Schwingungen und \u00dcberschwingungen f\u00fchren. Die Minimierung von Parasitika durch sorgf\u00e4ltiges PCB-Layout und Bauteilplatzierung ist entscheidend. Diese Parasitika interagieren mit Ihrem Gate-Widerstand und beeinflussen, wie schnell und reibungslos Ihr SiC-MOSFET schaltet.<\/p>\n\n\n\n<h3 class=\"wp-block-heading\">Wie diese Faktoren in realen Leistungsschaltungen interagieren<\/h3>\n\n\n\n<p>All diese Elemente wirken nicht isoliert \u2013 sie interagieren dynamisch. Ein niedriger Gate-Widerstand kann beispielsweise das Schalten beschleunigen, aber Schwingungen verst\u00e4rken, wenn die parasitische Induktivit\u00e4t nicht minimiert wird. Umgekehrt kann ein hoher Widerstand die EMI reduzieren, aber zu langsamem Schalten und h\u00f6herer W\u00e4rmeabgabe f\u00fchren. Das Gleichgewicht dieser Faktoren erfordert einen praxisnahen Ansatz, oft mit Simulationen und Tests, um den optimalen Gate-Widerstand f\u00fcr Ihre spezifische Anwendung zu finden.<\/p>\n\n\n\n<h2 class=\"wp-block-heading\">Wie man den richtigen Gate-Widerstand ausw\u00e4hlt<\/h2>\n\n\n\n<p>Die Wahl des richtigen Gate-Widerstands f\u00fcr Ihren SiC-MOSFET ist entscheidend zur Optimierung der Leistung. So beginnen Sie:<\/p>\n\n\n\n<figure class=\"wp-block-image size-full\"><img decoding=\"async\" width=\"590\" height=\"590\" src=\"https:\/\/www.hiitiosemi.com\/wp-content\/uploads\/2026\/05\/HIITIO-power-module-4.webp\" alt=\"\" class=\"wp-image-5682\" srcset=\"https:\/\/hiitiosemi.b-cdn.net\/wp-content\/uploads\/2026\/05\/HIITIO-power-module-4.webp 590w, https:\/\/hiitiosemi.b-cdn.net\/wp-content\/uploads\/2026\/05\/HIITIO-power-module-4-300x300.webp 300w, https:\/\/hiitiosemi.b-cdn.net\/wp-content\/uploads\/2026\/05\/HIITIO-power-module-4-150x150.webp 150w, https:\/\/hiitiosemi.b-cdn.net\/wp-content\/uploads\/2026\/05\/HIITIO-power-module-4-12x12.webp 12w, https:\/\/hiitiosemi.b-cdn.net\/wp-content\/uploads\/2026\/05\/HIITIO-power-module-4-500x500.webp 500w, https:\/\/hiitiosemi.b-cdn.net\/wp-content\/uploads\/2026\/05\/HIITIO-power-module-4-100x100.webp 100w\" sizes=\"(max-width: 590px) 100vw, 590px\" \/><\/figure>\n\n\n\n<h3 class=\"wp-block-heading\">1. Verstehen Sie die Anforderungen Ihrer Anwendung<\/h3>\n\n\n\n<p>\u00dcberlegen Sie, was Ihr System leisten soll. Priorisieren Sie hohe Effizienz, schnelle Schaltung oder geringe EMI? Ihre Ziele bestimmen die Wahl des Gate-Widerstands.<\/p>\n\n\n\n<h3 class=\"wp-block-heading\">2. Schaltgeschwindigkeit an Effizienzziele anpassen<\/h3>\n\n\n\n<ul class=\"wp-block-list\">\n<li>Schnelleres Schalten reduziert Leitungsverluste, kann aber EMI und Schwingungen erh\u00f6hen.<\/li>\n\n\n\n<li>Langsameres Schalten verbessert die Stabilit\u00e4t und reduziert Ger\u00e4usche, kann jedoch zu h\u00f6heren Schaltverlusten f\u00fchren.<br>Nutzen Sie Datenbl\u00e4tter und Herstellerkurven, um das richtige Gleichgewicht f\u00fcr Ihre spezifische Anwendung zu finden.<\/li>\n<\/ul>\n\n\n\n<h3 class=\"wp-block-heading\">3. EMI-Reduktion mit niedrigen Schaltverlusten ausbalancieren<\/h3>\n\n\n\n<ul class=\"wp-block-list\">\n<li>Niedrigerer Gate-Widerstand erm\u00f6glicht hohe Schaltgeschwindigkeiten, kann jedoch zu Schwingen und \u00dcberschwingen f\u00fchren.<\/li>\n\n\n\n<li>H\u00f6herer Widerstand reduziert St\u00f6rungen und elektromagnetische Interferenzen (EMI), kann jedoch das Schalten verlangsamen.<br>Ein sorgf\u00e4ltiger Kompromiss ist besonders in Hochfrequenz-Leistungsschaltungen unerl\u00e4sslich.<\/li>\n<\/ul>\n\n\n\n<h3 class=\"wp-block-heading\">4. Datenbl\u00e4tter und Herstellerkurven verwenden<\/h3>\n\n\n\n<p>Konsultieren Sie das Datenblatt, um anf\u00e4ngliche Gate-Ladungswerte und empfohlene Gate-Widerstandsbereiche zu erhalten. Viele Hersteller stellen Kurven zur Verf\u00fcgung, die zeigen, wie verschiedene Widerst\u00e4nde das Schaltverhalten und die Verluste beeinflussen.<\/p>\n\n\n\n<h3 class=\"wp-block-heading\">5. Anfangswerte aus Gate-Ladung und Treiberstrom absch\u00e4tzen<\/h3>\n\n\n\n<p>Berechnen Sie einen anf\u00e4nglichen Gate-Widerstand mit:<\/p>\n\n\n\n<ul class=\"wp-block-list\">\n<li>Gate-Ladung (Qg)<\/li>\n\n\n\n<li>Treiber-Spitzenstrom (Ig)<\/li>\n<\/ul>\n\n\n\n<p><strong>Beispielformel:<\/strong><br>[ R<em>{g} = frac{V<\/em>{drive}}{I_{peak}} ]<br>Dies liefert einen Ausgangspunkt f\u00fcr weitere Feinabstimmungen.<\/p>\n\n\n\n<h3 class=\"wp-block-heading\">6. Wann getrennte Einschalt- und Ausschaltwiderst\u00e4nde verwenden<\/h3>\n\n\n\n<ul class=\"wp-block-list\">\n<li>Verwenden Sie unterschiedliche Widerst\u00e4nde f\u00fcr das Ein- und Ausschalten, um das Schaltverhalten fein abzustimmen.<\/li>\n\n\n\n<li>Schnellere Ausschaltwiderst\u00e4nde helfen, Schaltverluste zu reduzieren.<\/li>\n\n\n\n<li>Langsamere Einschaltwiderst\u00e4nde k\u00f6nnen Schwingen und \u00dcberschwingen beim Einschalten minimieren.<\/li>\n<\/ul>\n\n\n\n<p>Dieser Ansatz erm\u00f6glicht eine pr\u00e4zisere Kontrolle der Schaltverl\u00e4ufe, wodurch EMI und Belastung des Bauteils reduziert werden.<\/p>\n\n\n\n<p>Die Wahl des richtigen Gate-Widerstands ist ein Balanceakt zwischen Geschwindigkeit, Effizienz und St\u00f6rungen. Der Einstieg mit Datenbl\u00e4ttern und der Berechnung von Anfangswerten schafft eine solide Grundlage. Durch anschlie\u00dfende iterative Tests und Anpassungen stellen Sie sicher, dass Ihre SiC-MOSFET-Schaltung zuverl\u00e4ssig in Ihrer Anwendung funktioniert.<\/p>\n\n\n\n<h2 class=\"wp-block-heading\">Schritt-f\u00fcr-Schritt-Optimierung des Gate-Widerstands<\/h2>\n\n\n\n<p>Die Optimierung des Gate-Widerstands in SiC-MOSFETs ist entscheidend, um Schaltverhalten, Effizienz und Zuverl\u00e4ssigkeit in Einklang zu bringen. Hier ist ein unkomplizierter Prozess, der Ihnen hilft, den richtigen Wert f\u00fcr Ihre Anwendung zu finden:<\/p>\n\n\n\n<h3 class=\"wp-block-heading\">1. Definieren Sie Ihre Betriebsbedingungen<\/h3>\n\n\n\n<p>Beginnen Sie mit einem klaren Verst\u00e4ndnis der Betriebsumgebung Ihrer Schaltung:<\/p>\n\n\n\n<ul class=\"wp-block-list\">\n<li>Schaltfrequenz<\/li>\n\n\n\n<li>Eingangsspannung<\/li>\n\n\n\n<li>Laststrom<\/li>\n\n\n\n<li>Umgebungstemperatur<br>Das Wissen um diese Faktoren hilft, realistische Erwartungen zu setzen und leitet Ihre anf\u00e4ngliche Widerstandswahl.<\/li>\n<\/ul>\n\n\n\n<h3 class=\"wp-block-heading\">2. W\u00e4hlen Sie den passenden Gate-Treiber<\/h3>\n\n\n\n<p>W\u00e4hlen Sie einen Gate-Treiber, der mit SiC-MOSFETs kompatibel ist, und ber\u00fccksichtigen Sie dabei Spannungspegel und Spitzenstromf\u00e4higkeit. Ein Treiber mit einstellbarem Gate-Widerstand kann den Abstimmungsprozess vereinfachen und das Gesamtdesign des Gate-Treibers f\u00fcr SiC-Bauelemente verbessern.<\/p>\n\n\n\n<h3 class=\"wp-block-heading\">3. Legen Sie einen Anfangswiderstand fest<\/h3>\n\n\n\n<p>Sch\u00e4tzen Sie einen anf\u00e4nglichen Gate-Widerstand basierend auf der Gate-Ladung des MOSFETs und der Stromkapazit\u00e4t des Treibers ab. In der Regel geben Hersteller Gate-Ladungskurven und empfohlene Widerstandsbereiche in den Datenbl\u00e4ttern an, die als guter Ausgangspunkt dienen.<\/p>\n\n\n\n<h3 class=\"wp-block-heading\">4. Messen Sie das Wellenformverhalten<\/h3>\n\n\n\n<p>Verwenden Sie ein Oszilloskop, um die Gate-Spannungswellenform w\u00e4hrend des Schaltvorgangs zu beobachten:<\/p>\n\n\n\n<ul class=\"wp-block-list\">\n<li>Achten Sie auf \u00dcberschwingen und Unterschwingen<\/li>\n\n\n\n<li>\u00dcberpr\u00fcfen Sie auf Klingeln und Oszillationen<\/li>\n\n\n\n<li>Messen Sie dV\/dt (\u00c4nderungsgeschwindigkeit der Spannung)<br>Dieser Schritt hilft Ihnen zu erkennen, wie sich der Gate-Widerstand auf das Schaltverhalten und m\u00f6gliche EMV-Probleme auswirkt.<\/li>\n<\/ul>\n\n\n\n<h3 class=\"wp-block-heading\">5. \u00dcberpr\u00fcfen Sie auf \u00dcberschwingen, Klingeln und dV\/dt<\/h3>\n\n\n\n<p>Wenn Sie \u00fcberm\u00e4\u00dfiges Klingeln oder \u00dcberschwingen bemerken:<\/p>\n\n\n\n<ul class=\"wp-block-list\">\n<li>Erh\u00f6hen Sie den Gate-Widerstand, um Schwingungen zu d\u00e4mpfen<\/li>\n\n\n\n<li>Reduzieren Sie das Klingeln durch Hinzuf\u00fcgen von Snubbern oder Optimierung des Layouts<br>Wenn das Schalten zu langsam ist oder die Verluste hoch sind, erw\u00e4gen Sie, den Widerstand vorsichtig zu verringern.<\/li>\n<\/ul>\n\n\n\n<h3 class=\"wp-block-heading\">6. Ber\u00fccksichtigung von Verlusten, St\u00f6rungen und Stabilit\u00e4t<\/h3>\n\n\n\n<p>Feinabstimmung des Widerstands, um ein Gleichgewicht zu erreichen:<\/p>\n\n\n\n<ul class=\"wp-block-list\">\n<li>Minimieren Sie Schaltverluste durch Verringerung des Widerstands<\/li>\n\n\n\n<li>Unterdr\u00fccken Sie EMI und Schwingungen mit h\u00f6herem Widerstand<\/li>\n\n\n\n<li>Sorgen Sie f\u00fcr einen stabilen Betrieb ohne Fehlz\u00fcndungen oder Instabilit\u00e4t<\/li>\n<\/ul>\n\n\n\n<h3 class=\"wp-block-heading\">7. Validierung durch thermische und EMV-Tests<\/h3>\n\n\n\n<p>Abschlie\u00dfend validieren Sie Ihre Konfiguration unter realen Bedingungen:<\/p>\n\n\n\n<ul class=\"wp-block-list\">\n<li>Verwenden Sie W\u00e4rmebildkameras, um die Erw\u00e4rmung des Ger\u00e4ts zu \u00fcberpr\u00fcfen<\/li>\n\n\n\n<li>F\u00fchren Sie EMV-Tests durch, um die Einhaltung der Vorschriften sicherzustellen<br>Dieser Schritt best\u00e4tigt, dass Ihre Wahl des Gate-Widerstands langfristige Zuverl\u00e4ssigkeit und Leistung gew\u00e4hrleistet.<\/li>\n<\/ul>\n\n\n\n<p>Wenn Sie diese Schritte befolgen, k\u00f6nnen Sie den Gate-Widerstand f\u00fcr Ihre SiC-MOSFETs optimieren und so effizientes Schalten und einen stabilen Betrieb in Ihren leistungselektronischen Anwendungen sicherstellen.<\/p>\n\n\n\n<h2 class=\"wp-block-heading\">Gate-Treiber-Design f\u00fcr SiC-MOSFETs<\/h2>\n\n\n\n<p>Das richtige Gate-Treiber-Design ist entscheidend, um die Leistung und Zuverl\u00e4ssigkeit von SiC-MOSFETs zu maximieren. Ein gut gew\u00e4hlter Treiber sorgt f\u00fcr effizientes Schalten, reduziert EMV und verhindert Bauteilbelastungen. Bei der Optimierung des Gate-Widerstands von SiC-MOSFETs wirken sich die Spannungsh\u00f6hen und Spitzenstromf\u00e4higkeiten des Treibers direkt auf das Schaltverhalten und das W\u00e4rmemanagement aus. Die Verwendung eines Treibers, der den Anforderungen des MOSFETs entspricht, hilft, Schaltverluste zu minimieren und Probleme wie \u00dcberschwingen oder Schwingungen zu vermeiden.<\/p>\n\n\n\n<p>Ein weiterer wichtiger Faktor ist der Miller-Effekt, der zu Fehlz\u00fcndungen f\u00fchren kann, wenn der Gate-Treiber nicht richtig ausgelegt ist. Ein hohes dv\/dt w\u00e4hrend des Schaltens kann unerw\u00fcnschte Gate-Spannungsspitzen verursachen und das Bauteil gef\u00e4hrden. Um dem entgegenzuwirken, kann ein geteilter Gate-Widerstand \u2013 also getrennte Widerst\u00e4nde f\u00fcr das Einschalten und Ausschalten \u2013 eine bessere Kontrolle \u00fcber Schalttransienten und Schwingungen erm\u00f6glichen und das System stabiler machen.<\/p>\n\n\n\n<p>Layout und Isolation sind ebenfalls entscheidend. Ein korrektes Leiterplattenlayout minimiert parasit\u00e4re Induktivit\u00e4ten, die die Wirksamkeit des Gate-Widerstands und die gesamte Schaltleistung beeinflussen. Gute Isolation verhindert St\u00f6reinkopplungen und sorgt f\u00fcr einen sicheren Betrieb, insbesondere bei Hochspannungsanwendungen.<\/p>\n\n\n\n<p>Schlie\u00dflich kann das Vermeiden h\u00e4ufiger Fehler beim Gate-Treiber-Design \u2013 wie \u00dcberdimensionierung oder Unterdimensionierung des Treibers, Vernachl\u00e4ssigung thermischer Aspekte oder das Ignorieren der Bedeutung der Wellenformvalidierung \u2013 Zeit und Geld sparen. Ein korrektes Gate-Treiber-Design in Kombination mit optimiertem Gate-Widerstand erm\u00f6glicht einen zuverl\u00e4ssigen und hocheffizienten Betrieb von SiC-MOSFETs in verschiedenen leistungselektronischen Anwendungen.<\/p>\n\n\n\n<h2 class=\"wp-block-heading\">Schaltverluste, EMV und Schwingungen<\/h2>\n\n\n\n<p>Der Gate-Widerstand spielt eine gro\u00dfe Rolle dabei, wie SiC-MOSFETs schalten, und beeinflusst Schaltverluste, EMV und Schwingungen. Ist der Gate-Widerstand zu niedrig, erfolgt das Schalten sehr schnell, was jedoch zu hohen Schaltverlusten und starker elektromagnetischer St\u00f6rung (EMV) f\u00fchren kann. Ist der Widerstand hingegen zu hoch, verlangsamt sich das Schalten, wodurch EMV und Schwingungen reduziert werden, aber die Durchlassverluste steigen. Das richtige Gleichgewicht zu finden, ist entscheidend.<\/p>\n\n\n\n<h3 class=\"wp-block-heading\">Wie der Gate-Widerstand die Schaltverluste beeinflusst<\/h3>\n\n\n\n<p>Niedrigerer Gate-Widerstand beschleunigt das Schalten, was die Leitungsverluste verringern kann, aber die Schaltverluste erh\u00f6ht, da h\u00f6here dV\/dt- und dI\/dt-Raten auftreten. Dies f\u00fchrt zu mehr W\u00e4rme und Belastung f\u00fcr das Bauteil. Umgekehrt verlangsamt ein h\u00f6herer Widerstand das Schalten, senkt die Schaltverluste, erh\u00f6ht jedoch die Leitungs- und R\u00fcckgewinnungsverluste. F\u00fcr effiziente Leistungselektronik, insbesondere in EV-Wechselrichtern, hilft die Optimierung des Gate-Widerstands, diese Faktoren auszubalancieren.<\/p>\n\n\n\n<h3 class=\"wp-block-heading\">Wie man EMI reduziert, ohne zu sehr zu verlangsamen<\/h3>\n\n\n\n<p>Die Reduzierung von EMI beinhaltet die Kontrolle von dV\/dt und dI\/dt w\u00e4hrend des Schaltvorgangs. Ein etwas h\u00f6herer Gate-Widerstand kann die Schaltflanke verlangsamen, wodurch Hochfrequenzrauschen reduziert wird. Zus\u00e4tzlich k\u00f6nnen Snubber, RC-Filter oder Ferritperlen helfen, erh\u00f6hen jedoch die Komplexit\u00e4t. Es ist ein schmaler Grat \u2013 zu viel Widerstand kann zu tr\u00e4gem Schalten f\u00fchren, daher sind Tests und Wellenformanalysen unerl\u00e4sslich.<\/p>\n\n\n\n<h3 class=\"wp-block-heading\">Reduzierung von Schwingungen in SiC-MOSFET-Schaltungen<\/h3>\n\n\n\n<p>Schwingungen werden durch parasit\u00e4re Induktivit\u00e4ten und Kapazit\u00e4ten in der Schaltung verursacht. Um sie zu minimieren, sollte der Gate-Widerstand leicht erh\u00f6ht oder D\u00e4mpfungsnetzwerke hinzugef\u00fcgt werden. Das Verk\u00fcrzen von Gate- und Source-Leitungen, der Einsatz geeigneter Layout-Techniken und das Hinzuf\u00fcgen von Ferritperlen k\u00f6nnen ebenfalls helfen, Schwingungen zu reduzieren. Das Ziel ist, die Oszillationen zu d\u00e4mpfen, ohne das Schalten zu stark zu verlangsamen.<\/p>\n\n\n\n<h3 class=\"wp-block-heading\">\u00dcberschwingen und Unterschwingen kontrollieren<\/h3>\n\n\n\n<p>\u00dcberschwingen und Unterschwingen treten h\u00e4ufig bei Hochgeschwindigkeitsschaltungen auf, insbesondere wenn der Gate-Widerstand zu niedrig ist. Diese Spannungsspitzen k\u00f6nnen den MOSFET belasten und zu Fehlz\u00fcndungen f\u00fchren. Die Anpassung des Gate-Widerstands auf einen moderaten Wert sowie ein sorgf\u00e4ltiges Layout und Snubber k\u00f6nnen helfen, diese Spannungstransienten zu kontrollieren.<\/p>\n\n\n\n<h3 class=\"wp-block-heading\">Abw\u00e4gungen zwischen Geschwindigkeit und St\u00f6rger\u00e4uschen<\/h3>\n\n\n\n<p>Schnelles Schalten verbessert die Effizienz, erh\u00f6ht jedoch EMI und Schwingungen. Das Verlangsamen des Schaltvorgangs reduziert elektromagnetische St\u00f6rungen, kann aber zu h\u00f6heren Verlusten und geringerer Systemeffizienz f\u00fchren. Die Kunst besteht darin, einen Gate-Widerstand zu finden, der f\u00fcr Ihre Anwendung ausreichend Geschwindigkeit bietet und gleichzeitig EMI und Schwingungen in akzeptablen Grenzen h\u00e4lt.<\/p>\n\n\n\n<h3 class=\"wp-block-heading\">Worauf man am Oszilloskop achten sollte<\/h3>\n\n\n\n<p>Beim Abstimmen des Gate-Widerstands sollten Sie die Wellenformen immer auf einem Oszilloskop \u00fcberwachen. Achten Sie auf saubere Schaltflanken, minimales \u00dcberschwingen\/Unterschwingen und kontrolliertes dV\/dt. Beobachten Sie Schwingungsoszillationen und stellen Sie sicher, dass sie schnell abklingen. Richtige Messtechnik und Hochbandbreiten-Tastk\u00f6pfe sind entscheidend f\u00fcr genaue Messungen. Dieses Echtzeit-Feedback hilft, den Gate-Widerstand f\u00fcr optimale Leistung fein abzustimmen.<\/p>\n\n\n\n<p>Das Ausbalancieren von Schaltverlusten, EMI und Schwingungen ist entscheidend f\u00fcr einen zuverl\u00e4ssigen und effizienten Betrieb von SiC-MOSFETs. Eine richtige Optimierung des Gate-Widerstands kann die Leistung und Lebensdauer Ihres Leistungselektroniksystems erheblich verbessern.<\/p>\n\n\n\n<h2 class=\"wp-block-heading\">Thermisches Management und Zuverl\u00e4ssigkeit<\/h2>\n\n\n\n<p>Der Gate-Widerstand spielt eine gro\u00dfe Rolle beim thermischen Management von SiC-MOSFETs. Die Verwendung des richtigen Gate-Widerstands hilft, die w\u00e4hrend des Schaltens entstehende W\u00e4rme zu kontrollieren. Ist der Widerstand zu niedrig, schaltet der MOSFET schneller, kann aber zu h\u00f6heren Schaltverlusten und mehr W\u00e4rmeentwicklung f\u00fchren, was das Bauteil im Laufe der Zeit belastet. Umgekehrt kann ein h\u00f6herer Gate-Widerstand das Schalten verlangsamen und die W\u00e4rme reduzieren, was die Langzeitzuverl\u00e4ssigkeit verbessert, insbesondere in anspruchsvollen Anwendungen wie EV-Wechselrichtern.<\/p>\n\n\n\n<p>Die Langzeitzuverl\u00e4ssigkeit h\u00e4ngt auch davon ab, wie gut das Bauteil wiederholte schnelle Schaltzyklen verkraftet. \u00dcberm\u00e4\u00dfige Hitze oder Belastung durch einen ungeeigneten Gate-Widerstand kann zu Degradation oder Ausfall des Bauteils f\u00fchren. Um dies zu verhindern, ist es wichtig, die Schaltgeschwindigkeit mit der thermischen Belastung auszubalancieren. Zum Beispiel kann eine leichte Erh\u00f6hung des Gate-Widerstands die thermische Belastung f\u00fcr MOSFET und Treiber verringern und deren Lebensdauer verl\u00e4ngern.<\/p>\n\n\n\n<p>In manchen F\u00e4llen verbessert ein h\u00f6herer Gate-Widerstand tats\u00e4chlich die Robustheit, insbesondere in Hochspannungs- oder Hochtemperaturumgebungen. Er hilft, Probleme wie Fehlz\u00fcndungen oder sch\u00e4dliche Spannungsspitzen zu verhindern, die die Zuverl\u00e4ssigkeit des Bauteils beeintr\u00e4chtigen k\u00f6nnten.<\/p>\n\n\n\n<p>Zu den besten Praktiken f\u00fcr die thermische Validierung geh\u00f6rt der Einsatz von W\u00e4rmebildkameras und Temperatursensoren w\u00e4hrend der Tests. So kann ich sicherstellen, dass das Bauteil unter realen Betriebsbedingungen innerhalb sicherer Temperaturgrenzen bleibt. Ein richtiges thermisches Management gew\u00e4hrleistet, dass Ihre SiC-MOSFETs langfristig zuverl\u00e4ssig arbeiten, besonders in Leistungselektronikanwendungen, bei denen Effizienz und Haltbarkeit entscheidend sind.<\/p>\n\n\n\n<figure class=\"wp-block-image size-full\"><img decoding=\"async\" width=\"600\" height=\"372\" src=\"https:\/\/www.hiitiosemi.com\/wp-content\/uploads\/2026\/04\/PCBA-functional-testing.webp\" alt=\"\" class=\"wp-image-5604\" srcset=\"https:\/\/hiitiosemi.b-cdn.net\/wp-content\/uploads\/2026\/04\/PCBA-functional-testing.webp 600w, https:\/\/hiitiosemi.b-cdn.net\/wp-content\/uploads\/2026\/04\/PCBA-functional-testing-300x186.webp 300w, https:\/\/hiitiosemi.b-cdn.net\/wp-content\/uploads\/2026\/04\/PCBA-functional-testing-18x12.webp 18w\" sizes=\"(max-width: 600px) 100vw, 600px\" \/><\/figure>\n\n\n\n<h2 class=\"wp-block-heading\">Simulations- und Testwerkzeuge zur Optimierung des Gate-Widerstands bei SiC-MOSFETs<\/h2>\n\n\n\n<p>Bei der Optimierung des Gate-Widerstands in SiC-MOSFETs sind Simulations- und Testwerkzeuge unerl\u00e4sslich. Software wie LTspice, PLECS und \u00e4hnliche Plattformen erm\u00f6glichen es uns, das Verhalten des Gate-Widerstands genau zu modellieren, bevor die Hardware implementiert wird. Diese Werkzeuge helfen, Schaltverhalten, Schwingungen und Verluste vorherzusagen und sind eine kosteng\u00fcnstige M\u00f6glichkeit, Ihr Design zu verfeinern.<\/p>\n\n\n\n<p>Die Modellierung des Gate-Widerstands in diesen Simulationen liefert Einblicke, wie er das Schaltverhalten, EMV und die thermische Leistung beeinflusst. Es ist auch entscheidend zu verstehen, wie parasit\u00e4re Induktivit\u00e4ten und Kapazit\u00e4ten die Schaltung beeinflussen. Das Lesen von Datenbl\u00e4ttern und Applikationshinweisen der Hersteller bietet wertvolle Hinweise zu empfohlenen Gate-Widerstandswerten und hilft, Ihre Simulationsergebnisse zu validieren.<\/p>\n\n\n\n<p>Auf der Hardware-Seite sind Oszilloskop-Setups mit geeigneten Tastk\u00f6pfen unerl\u00e4sslich, um Signalformen wie \u00dcberspannungen, Schwingungen und dV\/dt zu erfassen. Diese Messungen helfen Ihnen zu \u00fcberpr\u00fcfen, ob Ihre Gate-Widerstandswahl Schaltverluste und EMV-Reduktion effektiv ausbalanciert. Die Thermografie ist ein weiteres wichtiges Werkzeug, da sie Hotspots durch Schaltstress aufdeckt und so weitere Optimierungen erm\u00f6glicht.<\/p>\n\n\n\n<p>Die Nutzung von Simulationen vor der Hardware-Abstimmung spart Zeit und reduziert das Ausprobieren. Sie erm\u00f6glicht es Ihnen, verschiedene Gate-Widerstandswerte und Schaltbedingungen in einer kontrollierten Umgebung zu untersuchen. Wenn Sie beispielsweise mit Hochvolt-SiC-Modulen arbeiten, wie sie von&nbsp;<a href=\"https:\/\/www.hiitiosemi.com\/product\/e0-1200v-150a-sic-power-module-3\/\">HiRel-Leistungssysteme<\/a>erh\u00e4ltlich sind, hilft die Simulation sicherzustellen, dass Ihr Design unter realen Bedingungen robust und zuverl\u00e4ssig ist.<\/p>\n\n\n\n<p>In , bildet die Kombination aus Simulationswerkzeugen, korrekter Signalformmessung und thermischer Analyse einen umfassenden Ansatz zur Optimierung des Gate-Widerstands in SiC-MOSFET-Schaltungen. Dieser Prozess stellt sicher, dass Ihre Leistungselektronik effizient, stabil und langlebig f\u00fcr anspruchsvolle Anwendungen wie EV-Wechselrichter und industrielle Antriebe ist.<\/p>\n\n\n\n<h2 class=\"wp-block-heading\">Fortgeschrittene Optimierungsmethoden<\/h2>\n\n\n\n<p>F\u00fcr diejenigen, die die Leistung ihrer SiC-MOSFETs weiter steigern m\u00f6chten, k\u00f6nnen fortgeschrittene Optimierungsmethoden einen gro\u00dfen Unterschied machen. Techniken wie aktive Gate-Steuerung und dynamische Anpassung des Gate-Widerstands gewinnen an Beliebtheit, da sie das Schaltverhalten in Echtzeit feinjustieren. Das bedeutet, dass Sie Schaltverluste besser steuern, EMV reduzieren und die Gesamtzuverl\u00e4ssigkeit verbessern k\u00f6nnen.<\/p>\n\n\n\n<p>Der Einsatz separater Widerst\u00e4nde f\u00fcr das Einschalten und Ausschalten ist eine weitere effektive Strategie. Sie erm\u00f6glicht es, jede Schaltphase unabh\u00e4ngig zu optimieren, wodurch Schwingungen und \u00dcberspannungen minimiert und gleichzeitig eine hohe Effizienz beibehalten werden. Zus\u00e4tzlich ist die Layout-Optimierung zur Reduzierung parasit\u00e4rer Induktivit\u00e4ten entscheidend. Ein gut gestaltetes Leiterplattenlayout kann Schaltger\u00e4usche erheblich verringern und die thermische Leistung verbessern, insbesondere bei Hochfrequenz-Schaltvorg\u00e4ngen.<\/p>\n\n\n\n<p>Viele Hersteller bieten auch spezifische Abstimmungsempfehlungen, die auf ihre SiC-MOSFETs zugeschnitten sind. Das Befolgen dieser Richtlinien kann Ihnen helfen, das Beste aus Ihren Bauteilen herauszuholen, insbesondere bei anspruchsvollen Anwendungen wie EV-Wechselrichtern oder industriellen Antrieben. Bei der Ber\u00fccksichtigung fortgeschrittener Methoden lohnt es sich zu pr\u00fcfen, ob der Mehraufwand und die Kosten durch die Leistungssteigerungen in Ihrem speziellen Anwendungsfall gerechtfertigt sind.<\/p>\n\n\n\n<h2 class=\"wp-block-heading\">H\u00e4ufige Fehler, die bei der Optimierung des Gate-Widerstands von SiC-MOSFETs zu vermeiden sind<\/h2>\n\n\n\n<p>Bei der Optimierung des Gate-Widerstands in SiC-MOSFETs ist es leicht, in einige typische Fallen zu tappen, die Leistung und Zuverl\u00e4ssigkeit beeintr\u00e4chtigen k\u00f6nnen. Hier sind die wichtigsten Fehler, auf die Sie achten sollten:<\/p>\n\n\n\n<ul class=\"wp-block-list\">\n<li>Nur einen Wert f\u00fcr jede Anwendung verwenden: Jede Leistungsschaltung ist anders. Sich auf einen einzigen Gate-Widerstandswert f\u00fcr alle Situationen zu verlassen, ignoriert Faktoren wie Schaltfrequenz, thermische Bedingungen und parasit\u00e4re Induktivit\u00e4ten. Passen Sie stattdessen den Widerstand an die spezifischen Anforderungen Ihrer Anwendung an.<\/li>\n\n\n\n<li>Parasitische Induktivit\u00e4ten ignorieren: Parasitische Induktivit\u00e4ten aus Layout und Verdrahtung k\u00f6nnen Schwingungen und \u00dcberspannungen verursachen. Werden diese Effekte vernachl\u00e4ssigt, f\u00fchrt das zu instabilem Schaltverhalten und m\u00f6glichem Bauteilstress. Ein korrektes Layout und Simulationen sind entscheidend, um diese Probleme zu minimieren.<\/li>\n\n\n\n<li>Den falschen Gate-Treiber w\u00e4hlen: Nicht alle Gate-Treiber sind mit SiC-MOSFETs kompatibel. Die Verwendung eines Treibers, der die hohen Spitzenstr\u00f6me oder Spannungspegel nicht bew\u00e4ltigen kann, kann zu Instabilit\u00e4t oder sogar Sch\u00e4den f\u00fchren. Stellen Sie sicher, dass Ihr Gate-Treiber f\u00fcr Hochfrequenzschalten ausgelegt ist und zu den Anforderungen Ihres Bauteils passt.<\/li>\n\n\n\n<li>Signalformvalidierung \u00fcberspringen: Sich ausschlie\u00dflich auf Datenblatt-Empfehlungen zu verlassen, ohne die tats\u00e4chlichen Signalformen zu testen, kann riskant sein. Die Verwendung von Oszilloskopen zur \u00dcberpr\u00fcfung von Schwingungen, \u00dcberspannungen und dv\/dt-Effekten hilft Ihnen, Ihren Gate-Widerstand fein abzustimmen und langfristige Zuverl\u00e4ssigkeitsprobleme zu vermeiden.<\/li>\n\n\n\n<li>Thermischen Anstieg und Langzeitbelastung \u00fcbersehen: Schnelles Schalten und ein ungeeigneter Gate-Widerstand k\u00f6nnen zu \u00fcberm\u00e4\u00dfiger Erw\u00e4rmung und Bauteilbelastung f\u00fchren. Werden das W\u00e4rmemanagement und Langzeitzuverl\u00e4ssigkeitstests ignoriert, kann dies zu vorzeitigen Ausf\u00e4llen f\u00fchren. Regelm\u00e4\u00dfige thermische Validierung stellt sicher, dass Ihr Design innerhalb sicherer Grenzen bleibt.<\/li>\n\n\n\n<li>Warum Datenblatt-Hinweise nicht ausreichen: W\u00e4hrend Datenbl\u00e4tter einen guten Ausgangspunkt bieten, k\u00f6nnen sie nicht alle realen Bedingungen abdecken. Faktoren wie Layout-Parasitics, Temperaturschwankungen und Schaltfrequenz erfordern zus\u00e4tzliche Tests und Anpassungen. Validieren Sie Ihr Design immer mit realen Hardwaretests und Simulationen.<\/li>\n<\/ul>\n\n\n\n<p>Wenn Sie diese Fehler vermeiden, k\u00f6nnen Sie die Effizienz, Zuverl\u00e4ssigkeit und Gesamtleistung Ihres SiC-MOSFETs in Hochfrequenz-Leistungsschaltungen verbessern.<\/p>","protected":false},"excerpt":{"rendered":"<p>Entdecken Sie Experten-Tipps zur Optimierung des Gate-Widerstands von SiC-MOSFETs, um die Schaltleistung zu verbessern, Verluste zu reduzieren und die Effizienz der Leistungselektronik zu steigern.<\/p>","protected":false},"author":3,"featured_media":5681,"comment_status":"closed","ping_status":"closed","sticky":false,"template":"","format":"standard","meta":{"_acf_changed":false,"footnotes":""},"categories":[32],"tags":[],"class_list":["post-5666","post","type-post","status-publish","format-standard","has-post-thumbnail","hentry","category-blog"],"blocksy_meta":[],"acf":[],"_links":{"self":[{"href":"https:\/\/www.hiitiosemi.com\/de\/wp-json\/wp\/v2\/posts\/5666","targetHints":{"allow":["GET"]}}],"collection":[{"href":"https:\/\/www.hiitiosemi.com\/de\/wp-json\/wp\/v2\/posts"}],"about":[{"href":"https:\/\/www.hiitiosemi.com\/de\/wp-json\/wp\/v2\/types\/post"}],"author":[{"embeddable":true,"href":"https:\/\/www.hiitiosemi.com\/de\/wp-json\/wp\/v2\/users\/3"}],"replies":[{"embeddable":true,"href":"https:\/\/www.hiitiosemi.com\/de\/wp-json\/wp\/v2\/comments?post=5666"}],"version-history":[{"count":6,"href":"https:\/\/www.hiitiosemi.com\/de\/wp-json\/wp\/v2\/posts\/5666\/revisions"}],"predecessor-version":[{"id":5691,"href":"https:\/\/www.hiitiosemi.com\/de\/wp-json\/wp\/v2\/posts\/5666\/revisions\/5691"}],"wp:featuredmedia":[{"embeddable":true,"href":"https:\/\/www.hiitiosemi.com\/de\/wp-json\/wp\/v2\/media\/5681"}],"wp:attachment":[{"href":"https:\/\/www.hiitiosemi.com\/de\/wp-json\/wp\/v2\/media?parent=5666"}],"wp:term":[{"taxonomy":"category","embeddable":true,"href":"https:\/\/www.hiitiosemi.com\/de\/wp-json\/wp\/v2\/categories?post=5666"},{"taxonomy":"post_tag","embeddable":true,"href":"https:\/\/www.hiitiosemi.com\/de\/wp-json\/wp\/v2\/tags?post=5666"}],"curies":[{"name":"wp","href":"https:\/\/api.w.org\/{rel}","templated":true}]}}